MOSFET 증폭기
MOSFET 증폭기는 금속 산화물 반도체 기술을 기반으로 합니다. 일종의 절연 게이트 기반 전계 효과 트랜지스터입니다. 전계 효과 트랜지스터는 증폭 기능에 활용될 때 더 낮은 o/p 임피던스와 더 높은 i/p 임피던스를 제공합니다.
강화 MOSFET 증폭기의 회로 및 동작
MOSFET 증폭기의 회로는 다음과 같습니다. 이 회로에서 문자 'G', 'S' 및 'D'는 게이트, 소스 및 드레인의 위치를 나타 내기 위해 사용되었으며 드레인 전압, 드레인 전류 및 게이트-소스 전압은 V로 표시되었습니다. 디 , 나 디 , 그리고 V GS .
MOSFET은 선형/저항, 차단, 포화의 세 가지 영역에서 작동하는 경우가 많습니다. MOSFET을 증폭기로 사용하면 이 세 가지 작동 영역 중 하나의 저항 영역에서 기능하며, 인가 전압이 증가함에 따라 장치의 전체 전류 흐름도 증가합니다.
JFET와 마찬가지로 MOSFET 증폭기에서도 게이트 전압이 약간만 변경되면 드레인 전류가 크게 변경됩니다. 결과적으로 MOSFET은 게이트 단자의 약한 신호를 강화하여 증폭기 역할을 합니다.
MOSFET 증폭기 작동
MOSFET 증폭기 회로는 위에 표시된 간단한 회로에 소스, 드레인, 부하 저항 및 커플링 커패시터를 추가하여 생성됩니다. MOSFET 증폭기의 바이어싱 회로는 다음과 같습니다.
전압 분배기는 위의 바이어싱 회로의 구성 요소이며 주요 작업은 트랜지스터를 한 방향으로 바이어스하는 것입니다. 따라서 이는 트랜지스터가 가장 일반적으로 바이어스된 회로에서 사용하는 바이어스 기술입니다. 전압이 적절한 수준으로 분배되어 MOSFET에 전달되도록 하기 위해 두 개의 저항기가 사용됩니다. 두 개의 병렬 저항기, R 1 그리고 R 2 , 바이어스 전압을 전달하는 데 사용됩니다. 위 회로의 바이어싱 DC 전압 분배기는 C에 의해 추가로 증폭될 AC 신호로부터 보호됩니다. 1 그리고 C 2 커플 링 커패시터 쌍. RL 저항기로서의 부하는 출력을 수신합니다. 바이어스 전압은 다음과 같이 주어진다.
아르 자형 1 그리고 R 2 이 경우 증폭기의 입력 임피던스를 높이고 저항 전력 손실을 제한하기 위해 일반적으로 값이 높습니다.
입력 및 출력 전압(Vin 및 Vout)
수학적 표현을 단순화하기 위해 드레인 브랜치에 병렬로 연결된 부하가 없다고 가정합니다. 소스-게이트 전압 VGS는 게이트(G) 단자로부터 입력 전압(Vin)을 전달받는다. 아르 자형 에스 x 나는 디 각 R에 걸쳐 전압 강하를 제공해야 합니다. 에스 저항기. 트랜스컨덕턴스(g 중 )는 드레인 전류의 비율(I 디 )에서 게이트-소스 전압(V GS ) 일정한 드레인-소스 전압이 적용된 후:
그래서 나는 디 =g 중 ×V GS & 입력 전압(V ~에 )는 V로부터 계산될 수 있다 GS :
O/P 전압(V 밖으로 ) 위 회로에서 다음과 같습니다.
전압 이득
전압이득(A 안에 )는 입력 전압과 출력 전압의 비율입니다. 해당 감소에 따라 방정식은 다음과 같습니다.
MOSFET 증폭기는 BJT CE 증폭기와 마찬가지로 o/p 신호의 반전을 수행한다는 사실입니다. '-' 기호는 반전을 나타냅니다. 따라서 위상 변이는 출력의 경우 180° 또는 rad입니다.
MOSFET 증폭기의 분류
MOSFET 증폭기에는 공통 게이트(CG), 공통 소스(CS), 공통 드레인(CD)의 세 가지 종류가 있습니다. 각 유형과 해당 구성은 아래에 자세히 설명되어 있습니다.
공통 소스 MOSFET을 사용한 증폭
공통 소스 증폭기에서는 o/p 전압이 증폭되어 드레인(D) 단자 내부 부하의 저항을 가로질러 도달합니다. 이 경우 i/p 신호는 게이트(G) 및 소스(S) 터미널 모두에 제공됩니다. 소스 단자는 이 배열에서 i/p와 o/p 사이의 기준 단자 역할을 합니다. 높은 이득과 더 많은 신호 증폭 가능성으로 인해 이는 BJT보다 특히 바람직한 구성입니다. 아래는 공통 소스 MOSFET 증폭기 회로의 다이어그램입니다.
'RD' 저항은 드레인(D)과 접지(G) 사이의 저항입니다. 다음 그림에 표시된 하이브리드 π 모델은 이 소신호 회로를 나타내는 데 사용됩니다. 이 모델에서 생산된 전류는 i = g로 표시됩니다. 중 ~에 GS . 그러므로,
다양한 매개변수의 값은 다음과 같이 추정할 수 있습니다. Rin=, V 나 =V 그들 자신 그리고 V GS =V 나
따라서 개방 회로 전압 이득은 다음과 같습니다.
소스로 구동되는 선형 회로는 Thevenin 또는 Norton의 동급 회로로 교체될 수 있습니다. Norton의 등가성은 소신호 회로에서 회로의 출력 부분을 수정하는 데 사용될 수 있습니다. 이 상황에서는 Norton과 동등한 것이 더 실용적입니다. 등가 가정을 통해 전압 이득 G 안에 다음과 같이 수정할 수 있습니다.
공통 소스 MOSFET 증폭기는 무한 입력/출력 임피던스, 높은 온/오프 저항 및 높은 전압 이득을 제공합니다.
공통 게이트 증폭기(CG)
공통 게이트(CG) 증폭기는 전류 또는 전압 증폭기로 사용되는 경우가 많습니다. 트랜지스터의 소스 단자(S)는 CG 배열에서 입력 역할을 하고, 드레인 단자는 출력 역할을 하며 게이트 단자는 접지(G)에 연결됩니다. 동일한 게이트 증폭기 배열은 입력 임피던스를 줄이거나 발진을 방지하기 위해 입력과 출력 사이에 강력한 절연을 생성하는 데 종종 사용됩니다. 공통 게이트 증폭기 등가 회로의 소신호 및 T 모델은 다음과 같습니다. 'T' 모델의 게이트 전류는 항상 0입니다.
'Vgs'가 인가된 전압이고 소스의 전류가 'V'로 표시되는 경우 GS xg 중 ', 그 다음에:
여기서 공통 게이트 증폭기는 R로 표시되는 감소된 입력 저항을 갖습니다. ~에 = 1/g 중 . 입력 저항의 값은 일반적으로 수백 옴입니다. o/p 전압은 다음과 같이 주어진다.
어디:
따라서 개방전압은 다음과 같이 표현될 수 있다.
회로의 출력 저항은 R 영형 = R 디 , 증폭기 이득은 낮은 i/p 임피던스로 인해 어려움을 겪습니다. 따라서 전압 분배기 공식을 사용하면 다음과 같습니다.
왜냐면 'R 그들 자신 '는 종종 1/g보다 큽니다. 중 , 브이 나 ’는 V에 비해 감쇠됩니다. 그들 자신 . 부하 저항 'RL'이 o/p에 연결되면 적절한 전압 이득이 달성됩니다. 따라서 전압 이득은 다음과 같이 표현됩니다.
공통 드레인 증폭기
공통 드레인(CD) 증폭기는 소스 단자가 출력 신호를 수신하고 게이트 단자가 입력 신호를 수신하는 동안 드레인(D) 단자는 개방된 증폭기입니다. 이 CD 증폭기를 전압 버퍼 회로로 사용하여 작은 o/p 부하를 구동하는 경우가 많습니다. 이 구성은 매우 낮은 o/p 임피던스와 매우 높은 i/p 임피던스를 제공합니다.
소신호 및 T 모델에 대한 공통 드레인 증폭기의 등가 회로는 아래에 표시되어 있습니다. 이 회로의 i/p 입력 소스는 저항의 등가 전압(R 그들 자신 ) 및 테브냉(V 그들 자신 ). 부하 저항(RL)은 소스(S) 단자와 접지(G) 단자 사이에서 출력과 연결됩니다.
나 이후로 G 는 0, Rin = 단자 전압에 대한 전압 분배기는 다음과 같이 표현될 수 있습니다.
Thevenin 등가식을 사용하면 전체 전압 이득은 위 식과 유사하게 나타나며 R을 고려하여 평가할 수 있습니다. 0 =1/g 중 처럼:
R 이후 영형 = 1/g 중 일반적으로 큰 부하 저항기 'RL'의 값이 매우 작으므로 이 경우 이득은 1보다 작습니다.
결론
일반 앰프와 MOSFET 앰프의 차이점은 일반 앰프는 전자 회로를 사용하여 입력 신호를 증폭하여 진폭이 높은 출력 신호를 생성한다는 것입니다. MOSFET 증폭기는 BJT에 비해 비교적 적은 전력 소비로 디지털 신호를 처리합니다.