순차 논리 회로
순차 논리 회로는 메모리 장치를 갖춘 조합 논리 회로입니다. 이러한 회로는 출력을 제공하기 위해 입력 상태에 완전히 의존하지 않습니다. 이는 이중 상태 논리 회로입니다. 즉, 입력이 시간에 따라 변하더라도 이 회로는 출력을 높은 '1' 또는 낮은 '0'으로 일정하게 유지할 수 있습니다. 출력 상태는 순차 회로에서 트리거 펄스를 적용해야만 변경할 수 있습니다.
순차 회로의 기본 표현은 다음과 같습니다.
순차 회로의 분류
순차 회로는 아래와 같이 트리거링 상태에 따라 구분됩니다.
- 이벤트 구동 순차 회로
이는 비동기 순차 논리 회로 제품군에 속합니다. 시계가 없으며 입력을 받으면 즉시 작동할 수 있습니다. 입력 조합에 따라 출력이 즉시 변경됩니다. - 클록 구동 순차 회로
이들은 동기식 순차 논리 회로 제품군에 속합니다. 이러한 순차 회로는 클록 구동됩니다. 이는 입력 조합으로 작동하고 출력을 생성하려면 클록 신호가 필요함을 의미합니다. - 펄스 구동 순차 회로
이러한 순차 회로는 클록 구동 또는 클록리스일 수 있습니다. 실제로 이벤트 및 클록 구동 순차 회로의 속성을 결합합니다.
'동기'라는 용어는 클록 신호가 외부 신호를 적용하지 않고도 순차 회로의 상태를 변경할 수 있음을 의미합니다. 비동기식 회로에서는 회로를 재설정하려면 외부 입력 신호가 필요합니다.
'주기적'이라는 용어는 출력의 일부가 피드백 경로로 입력으로 피드백된다는 의미입니다. 그러나 '비순환'은 순환의 반대이며 순차 회로에 피드백 경로가 없음을 나타냅니다.
순차 회로의 예 – 래치 및 플립 플롭
래치와 플립플롭은 모두 순차 회로이며 작동 원리에 차이가 있습니다. 래치에는 상태 트리거를 위한 클럭 신호가 포함되어 있지 않지만, 플립플롭에는 아래 그림과 같이 클럭 트리거가 필요합니다.
위 그림은 SR 래치와 SR 플립플롭을 나타냅니다. 위의 플립플롭의 경우에는 클럭 펄스가 표시됩니다.
SR 플립플롭
SR 플립플롭은 추가 클록 기능을 갖춘 SR 래치와 같습니다. 클록 트리거 기능은 플립플롭을 온 상태로 설정하고, 클록 펄스가 없으면 플립플롭은 작동하지 않는 동작을 합니다.
SR 플립플롭의 블록 다이어그램은 다음과 같습니다.
회로도
SR 플립플롭은 기본적으로 SR 래치와 마찬가지로 NAND 게이트로 구성됩니다. 그러나 클록 입력은 처음 두 개의 NAND 게이트 사이에 표시되어 아래에 표시된 대로 클록 트리거링을 나타냅니다.
진리표
S & R 터미널에서 가능한 4가지 입력 조합과 두 가지 출력 상태 Q & R로 구성된 진리표 아래에 표로 정리되어 있습니다:
SR 플립플롭의 작동을 활성화하기 위해 클록 입력은 항상 E=1로 유지됩니다. 입력과 출력의 네 가지 조합은 아래에 설명되어 있습니다.
1: S=0, R=1(설정)일 때:
출력 Q는 S=0 & R=1일 때 하이 상태를 달성합니다.
2: S=1, R=0일 때(리셋):
S=1 & R=0일 때 출력 Q'=1인 동안 출력 Q는 0이 됩니다.
3: S=1, R=1일 때(변화 없음):
출력은 SR 플립플롭에 의해 호출된 이전 상태로 유지됩니다.
4: S=0, R=0인 경우(불확정):
두 입력이 모두 낮기 때문에 출력이 불확실합니다.
스위칭 다이어그램
SR 플립플롭 스위칭 다이어그램은 출력이 있는 'S' 및 'R' 입력의 하이 및 로우 상태에 대해 아래에 플롯할 수 있습니다. 두 입력 상태가 모두 '0'으로 바뀌고 출력이 유효하지 않게 될 때까지 스위칭 다이어그램은 괜찮아 보입니다. 유효하지 않은 상태 이후에는 SR 플립플롭이 불안정해지고 한 출력이 다른 출력보다 빠르게 전환되어 불확실한 동작이 발생할 수 있습니다.
SR 플립플롭의 유형:
SR 플립플롭은 AND, NAND 및 NOR 게이트를 사용하여 구축할 수 있습니다. 각 유형의 진리표와 함께 구성 세부 사항은 아래에 설명되어 있습니다.
1- 포지티브 NAND 게이트 SR 플립플롭
포지티브 NAND 게이트 플립플롭은 기본 SR 플립플롭에 두 개의 추가 NAND 게이트를 추가합니다. 포지티브 NAND 게이트는 기본 SR 플립플롭의 낮은 입력 대신 높은 입력을 적용하여 상태를 설정 및 재설정하도록 전환합니다. 즉, 'S' 단자에 '1'을 입력하면 세트 상태가 되고, 'R' 단자에 '1'을 입력하면 리셋 상태가 됩니다.
더욱이 이제 두 입력이 모두 하이이고 두 제로 입력 모두 출력에 변화가 없을 때 잘못된 상태의 경우가 나타납니다.
2-NOR 게이트 SR 플립플롭
SR 플립플롭은 두 개의 NOR 게이트를 사용하여 구성할 수도 있습니다. 이 구성은 포지티브 NAND 게이트 구성과 유사하게 작동합니다. 설정 및 재설정 상태는 기본 SR 플립플롭 구성에서 낮은 펄스 또는 '0' 대신 높은 펄스 또는 '1'에 의해 트리거됩니다. 진리표는 포지티브 NAND 게이트 SR 플립플롭과 동일한 출력 상태를 보여줍니다.
3클럭 SR 플립플롭
클록 SR 플립플롭은 두 개의 AND 게이트에서 입력을 받습니다. AND 게이트의 입력 중 하나는 SR 플립플롭 단자의 입력 신호이고 두 번째 입력은 클록 또는 활성화입니다. 클록 펄스는 이 구성에서 중요한 역할을 합니다. 클록 펄스는 출력 상태에 대한 더 나은 제어를 제공하기 위해 필요에 따라 두 개의 추가 NAND 게이트를 켜거나 끄도록 전환할 수 있습니다. 활성화 입력 'EN'이 높으면 모든 NAND 게이트 기능이 출력을 제공합니다. 활성화 입력 'EN'이 로우이면 두 개의 추가 NAND 게이트가 연결 해제되고 SR 플립플롭에 의해 이전 상태가 호출됩니다.
응용 – 스위치 디바운스 회로
SR 플립플롭은 에지 트리거 방식이며 상태가 매우 원활하게 전환됩니다. 기계식 스위치의 튀는 현상을 제거할 수 있습니다. 바운싱 현상은 외부의 기계식 스위치가 내부 접점을 완전히 작동시키지 못하고 접점이 닫히거나 열리기 전에 바운스되는 현상입니다. 이 프로세스는 실제 입력이 적용되기 전에 예기치 않게 논리 게이트를 트리거할 수 있는 원치 않는 신호 배열을 생성합니다.
스위치 디바운스 구성에서 기계식 스위치의 접점은 아래와 같이 기본 SR 플립 플롭의 설정 및 재설정 단자와 연결됩니다.
SR 플립플롭은 에지 트리거이므로 시작 입력 상태는 나중에 입력의 변동에 관계없이 출력 생성에 포함됩니다. 아래와 같이 스위치 바운싱으로 인해 일련의 닫힘-열림 상태가 발생하더라도 출력은 여전히 하나의 부드러운 펄스입니다.
결론
순차 논리 회로는 메모리 단위를 기반으로 하는 조합 회로와 다릅니다. 이러한 논리 회로는 현재 입력 상태뿐만 아니라 과거 입력 상태에도 의존합니다. 이러한 회로는 입력이 시간에 따라 변하더라도 출력 상태를 높거나 낮은 레벨로 유지할 수 있습니다. 순차 논리 회로의 가장 일반적인 예는 SR 플립플롭입니다. 추가 메모리 장치가 있는 SR 래치와 같습니다.