접합 전계 효과 트랜지스터
접합 전계 효과 트랜지스터는 전압 제어 반도체 기반 트랜지스터입니다. 이는 3개의 단자가 있는 단방향 트랜지스터입니다. 드레인, 소스 및 게이트. JFET에는 PN 접합이 없지만 반도체 재료의 채널로 구성됩니다.
건설 및 분류
JFET는 대부분의 전하 캐리어 흐름을 위한 큰 채널을 가지고 있습니다. 이 채널은 기판으로 알려져 있습니다. 기판은 P형 또는 N형 재료일 수 있습니다. 옴 접점으로 알려진 두 개의 외부 접점이 채널의 두 끝 부분에 배치됩니다. JFET는 구성에 있어서 기판의 반도체 재료에 따라 분류됩니다.
N채널 JFET 트랜지스터
채널은 N형 불순물 물질로 만들어지고, 게이트는 P형 불순물 물질로 구성됩니다. N형 물질은 5가 불순물이 도핑되었으며 대부분의 전하 캐리어가 채널의 자유 전자임을 의미합니다. N채널 JFET의 기본 구성과 상징적 표현은 다음과 같습니다.
P채널 JFET 트랜지스터
채널은 P형 불순물 물질로 구성되고, 게이트는 N형 불순물 물질로 구성됩니다. P-채널은 채널에 3가 불순물이 도핑되었으며 대부분의 전하 캐리어가 정공임을 의미합니다. P-채널 JFET의 기본 구성과 상징적 표현은 다음과 같습니다.
JFET의 작동
JFET는 종종 물 호스 파이프와 유사하게 설명됩니다. 파이프를 통한 물의 흐름은 JFET 채널을 통한 전자의 흐름과 유사합니다. 수도관의 압착에 따라 물의 흐름량이 결정됩니다. 마찬가지로 JFET의 경우 게이트 단자에 전압을 가하면 소스에서 드레인으로 전하가 이동하는 채널이 좁아지거나 넓어지는 것이 결정됩니다.
게이트와 소스에 역방향 바이어스 전압을 가하면 공핍층이 증가하고 채널이 좁아집니다. 이 작동 모드를 핀치오프 모드라고 합니다. 이러한 종류의 채널 동작은 다음과 같습니다.
JFET 특성 곡선
JFET는 공핍 모드 장치입니다. 즉, 공핍층을 넓히거나 좁힐 때 작동합니다. 전체 작동 모드를 분석하기 위해 다음 바이어싱 배열이 N 채널 JFET에 적용됩니다.
두 개의 서로 다른 바이어싱 전압이 JFET 단자에 적용됩니다. 위 그림과 같이 드레인과 소스 사이에는 VDS가 적용되고, 게이트와 소스 사이에는 VGS가 적용됩니다.
JFET는 아래에 설명된 대로 네 가지 작동 모드로 작동합니다.
1: 저항 모드
옴 모드는 터미널 전체에 바이어스 전압이 적용되지 않는 정상 상태입니다. 따라서 옴 모드에서는 VGS=0입니다. 공핍층은 매우 얇아야 하며 JFET는 저항과 같은 저항 요소처럼 작동합니다.
2: 핀치오프 모드
차단 모드에서는 게이트와 소스 전체에 충분한 바이어스 전압이 적용됩니다. 인가된 역방향 바이어스 전압은 공핍 영역을 최대 레벨까지 확장하므로 채널은 전류 흐름에 저항하는 개방형 스위치처럼 동작합니다.
3: 채도 모드
게이트 및 소스 바이어스 전압은 JFET 채널의 전류 흐름을 제어합니다. 전류는 바이어스 전압의 변화에 따라 달라집니다. 이 모드에서는 드레인 및 소스 바이어스 전압의 영향이 미미합니다.
4: 고장 모드
드레인 및 소스 바이어스 전압은 JFET 채널의 공핍층을 파괴하는 수준까지 증가합니다. 이로 인해 채널 전체에 최대 전류 흐름이 발생합니다.
JFET 매개변수에 대한 수학적 표현
포화 모드에서 JFET는 전압이 전류를 변화시키는 도체 모드로 들어갑니다. 따라서 드레인 전류를 평가할 수 있습니다. 드레인 전류를 평가하는 식은 다음과 같습니다.
게이트 전압을 인가하면 채널이 넓어지거나 좁아집니다. 드레인-소스 전압 인가에 대한 채널 저항은 다음과 같이 표현됩니다.
RDS는 상호 컨덕턴스 이득(gm)을 통해 계산할 수도 있습니다.
JFET의 구성
JFET는 입력 전압을 사용하여 다양한 방법으로 연결할 수 있습니다. 이러한 구성을 공통 소스, 공통 게이트 및 공통 드레인 구성이라고 합니다.
공통 소스 구성
공통 소스 구성에서 JFET의 소스는 접지되고 입력은 게이트 터미널에 연결되고 출력은 드레인에서 가져옵니다. 이 구성은 높은 입력 임피던스와 전압 증폭 기능을 제공합니다. 이 증폭기 모드 구성은 모든 JFET 구성 중 가장 일반적입니다. 얻은 출력은 입력과 180도 위상이 다릅니다.
공통 게이트 구성
공통 게이트 구성에서 입력은 소스에 연결되고 출력은 드레인에서 가져오는 동안 게이트는 접지됩니다. 게이트가 접지로 연결되어 있으므로 입력 임피던스는 낮지만 출력 임피던스는 높은 구성입니다. 얻은 출력은 입력과 동위상입니다.
공통 배수 구성
공통 드레인에서는 입력이 게이트에 연결되고 출력은 소스 단자에서 연결됩니다. 이 구성은 공통 게이트 구성과 마찬가지로 낮은 입력 임피던스와 높은 출력 임피던스를 제공하지만 여기서 전압 이득은 대략 1입니다.
이 구성은 입력이 게이트에 연결된 공통 소스와도 일치하지만 공통 소스 구성의 이득은 1보다 적습니다.
응용 – JFET 증폭기 구성
게이트 단자가 전압 분배기 네트워크에 연결되면 JFET가 클래스 A 증폭기로 작동하도록 만들 수 있습니다. 소스 단자에 외부 전압이 인가되는데, 아래 회로에서는 대부분 VDD의 1/4로 구성됩니다.
따라서 소스 전압은 다음과 같이 표현될 수 있습니다.
또한 소스 전압은 다음 식을 통해 계산할 수 있습니다.
드레인 전류는 위의 구성에서 아래와 같이 계산할 수 있습니다.
게이트 전압은 아래와 같이 저항 R1 및 R2 값의 함수로 얻을 수 있습니다.
예 1: V 계산 DD
V라면 GS(꺼짐) =-8V, 나 DSS 아래 구성에서 JFET의 경우 =24mA, V 계산 DD R일 때 그림과 같이 디 =400.
부터
위의 값은 JFET가 정전류 영역에서 작동하는 VDS의 최소값이므로 다음과 같습니다.
또한,
드레인 회로에 KVL을 적용하면 다음과 같습니다.
예 2: 드레인 전류 값 결정
아래 JFET 구성에 대해 VGS=3V, VGS(Off)=-5V, IDSS=2mA일 때 드레인 전류 값을 결정합니다.
드레인 전류의 식은 다음과 같습니다.
결론
접합 전계 효과 트랜지스터는 다양한 작동 모드에서 공핍 영역의 동작과 함께 작동하는 3단자 반도체 장치입니다. PN 접합은 없지만 반도체 재료의 채널로 구성됩니다.